SEMICONDUCTOR WAFER

Patent number:

JP2001210819

Publication date:

2001-08-03

Inventor:

SASAKI YUKIO; TSUCHIYA TADAITSU

Applicant:

HITACHI CABLE LTD

Classification:

- international:

H01L29/778; H01L21/338; H01L29/812

- european:

Application number:

JP20000016238 20000125


Priority number(s):

Report a data error here

Abstract of **JP2001210819**

PROBLEM TO BE SOLVED: To provide a compound semiconductor wafer which has the structure of a high-electron mobility transistor, which is manufactured through an MOVPE method and comprises planar doped layers, and is high in both the sheet carrier concentration and the electron mobility in the wafer.

SOLUTION: A semiconductor wafer is provided with at least a channel layer 35, formed on a substrate 30 by an MOVPE method and planar doped layers 37 and 39 formed isolated in at least two layers on the layer 35 via a planar doped isolation layer 38 by the MOVPE method. Electrons of the component of a surface depletion layer and electrons of the component of the layer 35 are respectively doped to each of the layers 37 and 39. Hereby, the planar doped layer on one side of the planar doped layers can reduce the quantity of the electrons, which are doped to the vicinity of the layer 35, and the electron mobility in the semiconductor wafer can be enhanced.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-210819 (P2001 - 210819A)

(43)公開日 平成13年8月3日(2001.8.3)

(51) Int.Cl.7

觀別記号

FI

テーマコート*(参考)

H01L 29/778

21/338

HO1L 29/80

H 5F102

29/812

審査請求 未請求 請求項の数8 OL (全 6 頁)

(21)出願番号

(22)出願日

特願2000-16238(P2000-16238)

平成12年1月25日(2000.1.25)

000005120 (71) 出願人

日立電線株式会社

東京都千代田区大手町一丁目6番1号

(72) 発明者 佐々木 幸男

茨城県日立市日高町5丁目1番1号 日立

電線株式会社日高工場内

(72)発明者 土屋 忠厳

茨城県土浦市木田余町3550番地 日立電線

株式会社アドバンスリザーチセンタ内

(74)代理人 100071526

弁理士 平田 忠雄


最終頁に続く

(54) 【発明の名称】 半導体ウェハ

(57)【要約】

【課題】 MOVPE法により製造されたプレーナドー プ層を含む高電子移動度トランジスタの構造を有し、シ ートキャリア濃度や移動度が共に高い化合物半導体ウェ ハを提供すること。

【解決手段】 MOVPE法により、基板30上に形成 されたチャネル層35と、前記チャネル層上にプレーナ ドープ分離層38を介して少なくとも2層に分離形成さ れたプレーナドープ層37、39とを少なくとも備え る。そして、各プレーナドープ層が表面空乏層の分の電 子とチャネル層の分の電子をそれぞれドープする。これ により、一方のプレーナドープ層がチャネル層の近傍に ドープする電子の量を低減することができ、移動度を高 めることができる。



【特許請求の範囲】

【請求項1】 半導体基板あるいは半絶縁基板の上方に 形成された電子走行層と、

前記電子走行層の上方に形成されたプレーナ状の電子供給層を備え、

前記電子供給層は分離層を介して少なくとも2層に分離 されていることを特徴とする高電子移動度トランジスタ 構造の半導体ウェハ。

【請求項2】 前記電子走行層および前記電子供給層は、有機金属気相成長法によって形成されることを特徴とする請求項1に記載の半導体ウェハ。

【請求項3】 前記電子供給層は、Siープレーナドープ層であることを特徴とする請求項2に記載の半導体ウェハ。

【請求項4】 前記分離層は、0.5 nm~15 nmの 厚さを有することを特徴とする請求項1に記載の半導体 ウェハ。

【請求項5】 半導体基板あるいは半絶縁基板の上方に 形成されたプレーナ状の第1の電子供給層と、

前記第1の電子供給層の上方に形成された電子走行層と、

前記電子走行層の上方に形成されたプレーナ状の第2の 電子供給層を備え、

前記第2の電子供給層は、分離層を介して少なくとも2 層に分離されていることを特徴とする高電子移動度トラ ンジスタ構造の半導体ウェハ。

【請求項6】 前記第1および第2の電子供給層および 前記電子走行層は、有機金属気相成長法によって形成さ れることを特徴とする請求項5に記載の半導体ウェハ。

【請求項7】 前記第1および第2の電子供給層は、S iープレーナドープ層であることを特徴とする請求項6 に記載の半導体ウェハ。

【請求項8】 前記分離層は、0.5 nm~15 nmの 厚さを有することを特徴とする請求項5 に記載の半導体 ウェハ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、高電子移動度トランジスタの構造を有した半導体ウェハに関し、特に有機金属気相成長法により製造されたプレーナドープ層を含む高電子移動度トランジスタの構造を有した化合物半導体ウェハに関するものである。

[0002]

【従来の技術】ヘテロ接合形の電界効果トランジスタの1つである高電子移動度トランジスタ(High Electron Mobility Transistor、以下、HEMTという)の構造を有した半導体ウェハは、電子親和力の大きい電子走行層を形成すると共に、この電子走行層と比較して電子親和力の小さい電子供給層を形成することでヘテロ接合をなす構造を有して

いる。

【0003】このようなHEMTの構造を有した半導体 ウェハは、電子供給層が高濃度に不純物を含有するプレ ーナドープ層を含む積層体とされており、電子供給層が 電子走行層への不純物の移動を防止しながら、電子走行 層の電子親和力と電子供給層の電子親和力の差に起因し て発生する 2次元電子ガスを電子走行層と電子供給層の 界面近傍の空間に十分に供給する機能を有するため、2 次元電子ガスがイオン化不純物散乱の影響を受けにく く、高い電子移動度を得ることができ、HEMTとした ときのスイッチング速度の向上を図ることができる。 【0004】特に、Siがドープされたプレーナドープ 層を含むシュードモルフィックHEMTの構造を有した 半導体ウェハは、高出力で高効率な携帯電話用のパワー 増幅器を製造する場合に、Si-プレーナドープ層の代 わりにn-AlGaAs層を含むシュードモルフィック HEMT (均一ドープ) の構造を有した半導体ウェハよ りも高濃度化や薄層化が実現可能であるという点で、ま た高ゲート耐圧化が実現可能であるという点で有利であ り、多用されている。尚、上記Si-プレーナドープ層 は、オーミックコンタクトのシリーズ抵抗を小さくする 目的で挿入したSiープレーナドープ層とは目的が全く 異なるものである。

【0005】図3は、従来のダブルSi-プレーナドープ層を含むシュードモルフィックHEMTの構造を有した半導体ウェハの構造を示す。この半導体ウェハ1は、GaAsでなる半絶縁基板10上に電子供給層の第1層であるアンドープのAlGaAsでなるスペーサ層12がバッファ層11を介して形成され、スペーサ層12上に電子供給層の第2層であるSiがドーパントされたプレーナドープ層13が形成され、プレーナドープ層13上に電子供給層の第3層であるアンドープのAlGaAsでなるスペーサ層14が形成されている。

【0006】さらに、スペーサ層14上に電子走行層であるアンドープのInGaAsでなるチャネル層15が形成され、チャネル層15上に電子供給層の第4層であるアンドープのAIGaAsでなるスペーサ層16が形成され、スペーサ層16上に電子供給層の第5層であるSiがドーパントされたプレーナドープ層17が形成され、プレーナドープ層17上にアンドープのAIGaAsでなるショットキー層18が形成され、ショットキー層18上にn゚ーGaAsでなる最上層19が形成された構成となっている。

【0007】図4は、従来のシングルSiープレーナドープ層を含むシュードモルフィックHEMTの構造を有した半導体ウェハの構造を示す。この半導体ウェハ2は、GaAsでなる半絶縁基板20上に電子走行層であるアンドープのInGaAsでなるチャネル層23がバッファ層21及びアンドープのGaAs層22を介して形成され、チャネル層23上に電子供給層の第1層であ

るアンドープのAlGaAsでなるスペーサ層24が形成され、スペーサ層24上に電子供給層の第2層であるSiがドーパントされたプレーナドープ層25が形成され、プレーナドープ層25上にアンドープのAlGaAsでなるショットキー層26が形成され、ショットキー層26上にn⁺ - GaAsでなる最上層27が形成された構成となっている。

【0008】以上のようなSi-プレーナドープ層を含むシュードモルフィックHEMTの構造を有した半導体ウェハ1、2を製造する方法としては、有機金属気相成長法(Metal Organic Vapor Phase Epitaxy、以下、MOVPE法という)と、分子線エピタキシ法(Molecular Beam Epitaxy、以下、MBE法という)がある。【0009】そして、これらの半導体ウェハ1、2の特性は、通常、ショットキー層19、26まで成長させたものをPan der Pauw法により測定して得られるシートキャリア濃度(ns)と移動度(μ)で評価する。即ち、一般に、シートキャリア濃度(ns)が高くなると移動度(μ)が共に高い半導体ウェハが特性の良いものということになる。

【0010】MOVPE法により製造された半導体ウェハ1、2とMBE法により製造された半導体ウェハ1、2の各特性を評価すると、シートキャリア濃度(ns)に関しては大きな差は見られない。

[0011]

. . .

【発明が解決しようとする課題】しかし、従来のプレーナドープ層を含む高電子移動度トランジスタによると、量産性に優れたMOVPE法によって製造すると、量産性の低いMBE法によって製造されたものに比較すると移動度が低くなるという問題が生じる。この原因は、2次元的にドープされたSiの活性化率に差があるためと推定される。

【0012】従って、本発明の目的は、MOVPE法により製造されたプレーナドープ層を含む高電子移動度トランジスタの構造を有し、シートキャリア濃度や移動度が共に高い化合物半導体ウェハを提供することにある。

[0013]

【課題を解決するための手段】本発明は、上記目的を実現するため、半導体基板あるいは半絶縁基板の上方に形成された電子走行層と、前記電子走行層の上方に形成されたプレーナ状の電子供給層を備え、前記電子供給層は分離層を介して少なくとも2層に分離されていることを特徴とする高電子移動度トランジスタ構造の半導体ウェハを提供する。

【0014】また、本発明は、上記目的を実現するため、半導体基板あるいは半絶縁基板の上方に形成されたプレーナ状の第1の電子供給層と、前記第1の電子供給層の上方に形成された電子走行層と、前記電子走行層の

上方に形成されたプレーナ状の第2の電子供給層を備え、前記第2の電子供給層は、分離層を介して少なくとも2層に分離されていることを特徴とする高電子移動度トランジスタ構造の半導体ウェハを提供する。

【0015】上記構成によれば、最表面に位置する層はアンドープ層あるいはn-層であるため、表面空乏層がプレーナ状の電子供給層側に必ず延びている。従って、ドープした不純物から実際に出る電子の一部が、表面空乏層により消費され、残りの電子が、電子走行層に供給されることになる。このため、プレーナ状の電子供給層が1層の場合は、表面空乏層と電子走行層の両者の分の電子を電子走行層の近傍に大量にドープする必要があるが、プレーナ状の電子供給層を2層以上に分離しているため、各プレーナ状の電子供給層が表面空乏層の分の電子と電子走行層の分の電子をそれぞれドープすればよいことになる。よって、一方のプレーナ状の電子供給層が電子走行層の近傍にドープする電子の量を低減することができ、移動度を高めることができる。

[0016]

【発明の実施の形態】図1は、本発明の半導体ウェハの実施形態の構造を示す。この半導体ウェハ3は、ダブルSi-プレーナドープ層を含むシュードモルフィックHEMTの構造を有した半導体ウェハであり、GaAsでなる半絶縁基板30上に電子供給層の第1層であるアンドープのA1GaAsでなるスペーサ層32がバッファ層31を介して形成され、スペーサ層32上に電子供給層の第2層であるSiがドーパントされたプレーナドープ層33が形成されている。

【0017】そして、プレーナドープ層33上に電子供給層の第3層であるアンドープのA1GaAsでなるスペーサ層34が形成され、スペーサ層34上に電子走行層であるアンドープのInGaAsでなるチャネル層35が形成され、チャネル層35上に電子供給層の第4層であるアンドープのA1GaAsでなるスペーサ層36が形成され、スペーサ層36上に電子供給層の第5層であるSiがドーパントされたプレーナドープ層37が形成されている。

【0018】さらに、プレーナドープ層37上に電子供給層の第6層であるアンドープのA1GaAsでなるプレーナドープ分離層38が形成され、プレーナドープ分離層38上に電子供給層の第7層であるSiがドーパントされたプレーナドープ層39上にアンドープのA1GaAsでなるショットキー層40が形成され、ショットキー層40上にn⁺ーGaAsでなる最上層41が形成された構成となっている。

【0019】このような構成の半導体ウェハ3をショットキー層40までMOVPE法により製造した。A1GaAsのA1組成は、0.24、InGaAsのIn組成は、0.20とした。また、プレーナドープ層37

は、チャネル層35に電子を供給するためのものであ り、Siのドーパント量を3.5×10¹²cm⁻²とし、 また、プレーナドープ層39は、ショットキー層40側 の表面空乏層の電子の消費分を補償するためのものであ り、Siのドーパント量を2.5×10¹²cm⁻²とし た。また、プレーナドープ分離層38は、プレーナドー プ層37、39を分離するためのものであり、厚さを2 nmとし、ショットキー層40は、後で説明する比較例 とVthを合わせるために、厚さを28nmとした。 【0020】そして、このMOVPE法により製造した ショットキー層40までの半導体ウェハ3のシートキャ リア濃度(ns)と移動度(μ)を、Pan der Pauw法により室温で測定して得たところ、シートキ ャリア濃度(ns)は、3.3×10¹²cm⁻²となり、 移動度 (μ) は、 $6210 \text{ cm}^2 / \text{V} \cdot \text{S}$ となった。 【〇〇21】一方、比較例として、図3に示す従来の半 導体ウェハ1をショットキー層18までMBE法及びM OVPE法により製造した。A1組成は、O.24、I n組成は、O. 20とした。また、プレーナドープ層1 3のSiのドーパント量を1.5×10¹²cm⁻²とし、 また、プレーナドープ層17のSiのドーパント量を 6. 0×10¹²c m⁻²とした。また、スペーサ層14、 16の厚さを3nmとし、チャネル層15の厚さを15 nmとし、ショットキー層18の厚さを30nmとし た。

• • • •

【0022】そして、このMBE法により製造したショットキー層18までの半導体ウェハ1のシートキャリア 濃度 (ns)と移動度 (μ)を、Pan der Pauw法により室温で測定して得たところ、シートキャリア濃度 (ns)は、3.3×10¹² cm⁻²となり、移動度 (μ)は、6150 cm² /V・Sとなった。また、MOVPE法により製造したショットキー層18までの半導体ウェハ1のシートキャリア濃度 (ns)と移動度 (μ)を、Pan der Pauw法により室温で測定して得たところ、シートキャリア濃度 (ns)は、3.3×10¹² cm⁻²となり、移動度 (μ)は、5430 cm² /V・Sとなった。

【0023】以上のように、本実施形態のMOVPE法により製造した半導体ウェハ3の特性は、従来のMOVPE法により製造した半導体ウェハ1の特性より高くなり、さらにMBE法により製造した半導体ウェハ1の特性と同等以上の結果を得ることができた。この理由は、最表面に位置するショットキー層40はアンドープ層であるため、表面空乏層がプレーナドープ層39側に必ず延びている。従って、プレーナドープ層39から実際に出る電子の一部が、表面空乏層により消費され、残りの電子が、チャネル層35に供給されることになるが、プレーナドープ層37があるため、プレーナドープ層39が表面空乏層の分の電子をドープし、プレーナドープ層37がチャネル層35の分の電子をドープすることにな

る。よって、プレーナドープ層39がチャネル層35の 近傍にドープする電子の量を低減することができ、移動 度(μ)を高めることができる。

【0024】尚、プレーナドープ層37、39を分離するためのプレーナドープ分離層38は、0.5nm~15nmに形成することが好ましい。この理由は、0.5nmより小さくすると、従来の半導体ウェハ1と殆ど変わらなくなるためであり、また、通常は20nm~30nmの厚さのショットキー層40側の表面空乏層に消費されるプレーナドープ層39の位置がゲート金属に近くなればなるほどゲート耐圧は低下するため、15nmが最大と考えられるためである。

【0025】図2は、本発明の半導体ウェハの別の実施 形態の構造を示す。この半導体ウェハ5は、シングルS iープレーナドープ層を含むシュードモルフィックHE MTの構造を有した半導体ウェハであり、GaAsでなる半絶縁基板50上に電子走行層であるアンドープのI nGaAsでなるチャネル層53がバッファ層51及びアンドープのGaAs層52を介して形成され、チャネル層53上に電子供給層の第1層であるアンドープのA 1GaAsでなるスペーサ層54が形成され、スペーサ層54上に電子供給層の第2層であるSiがドーパントされたプレーナドープ層55が形成されている。

【0026】さらに、プレーナドープ層55上に電子供給層の第3層であるアンドープのA1GaAsでなるプレーナドープ分離層56が形成され、プレーナドープ分離層56上に電子供給層の第4層であるSiがドーパントされたプレーナドープ層57が形成され、プレーナドープ層57上にアンドープのA1GaAsでなるショットキー層58が形成され、ショットキー層58上にn*-GaAsでなる最上層59が形成された構成となっている。

【0027】このような構成の半導体ウェハ5をショットキー層58までMOVPE法により製造した。A1G aAsのA1組成は、0.24、InGaAsのIn組成は、0.20とした。また、プレーナドープ層55は、チャネル層53に電子を供給するためのものであり、Siのドーパント量を2.0×10¹²cm⁻²とし、また、プレーナドープ層57は、ショットキー層58側の表面空乏層の電子の消費分を補償するためのものであり、Siのドーパント量を1.0×10¹²cm⁻²とした。また、プレーナドープ分離層56は、プレーナドープ層55、57を分離するためのものであり、厚さを2nmとし、ショットキー層58の厚さを28nmとした。

【0028】そして、このMOVPE法により製造したショットキー層58までの半導体ウェハ5のシートキャリア濃度 (ns) と移動度 (μ) を、Pan der Pau w法により室温で測定して得たところ、シートキャリア濃度 (ns) は、 1.8×10^{12} cm⁻²となり、

移動度 (μ) は、6580 c m² / V・Sとなった。 【0029】一方、比較例として、図4に示す従来の半 導体ウェハ2をショットキー層26までMBE法及びM OVPE法により製造した。A1組成は、0.24、I n組成は、0.20とした。また、プレーナドープ層25のSiのドーパント量を3.0×10 12 c m $^{-2}$ とした。また、チャネル層23の厚さを15 n m とし、スペーサ層24の厚さを3 n m とし、ショットキー層26の厚さを30 n m とした。

41

【0030】そして、このMBE法により製造したショットキー層26までの半導体ウェハ2のシートキャリア 濃度 (ns)と移動度 (μ)を、Pan der Pauw法により室温で測定して得たところ、シートキャリア濃度 (ns)は、1.8×10¹² cm⁻²となり、移動度 (μ)は、6530 cm² /V・Sとなった。また、MOVPE法により製造したショットキー層26までの半導体ウェハ2のシートキャリア濃度 (ns)と移動度 (μ)を、Pan der Pauw法により室温で測定して得たところ、シートキャリア濃度 (ns)は、1.8×10¹² cm⁻²となり、移動度 (μ)は、5680 cm² /V・Sとなった。

【0031】以上のように、本実施形態のMOVPE法 により製造した半導体ウェハラの特性は、従来のMOV PE法により製造した半導体ウェハ2の特性より高くな り、さらにMBE法により製造した半導体ウェハ2の特 性と同等以上の結果を得ることができた。この理由は、 最表面に位置するショットキー層58はアンドープ層で あるため、表面空乏層がプレーナドープ層57側に必ず 延びている。従って、プレーナドープ層57から実際に 出る電子の一部が、表面空乏層により消費され、残りの 電子が、チャネル層53に供給されることになるが、プ レーナドープ層55があるため、プレーナドープ層57 が表面空乏層の分の電子をドープし、プレーナドープ層 55がチャネル層53の分の電子をドープすることにな る。よって、プレーナドープ層57がチャネル層53の 近傍にドープする電子の量を低減することができ、移動 度(μ)を高めることができる。

【0032】尚、プレーナドープ層55、57を分離するためのプレーナドープ分離層56は、0.5nm~15nmに形成することが好ましい。この理由は、0.5nmより小さくすると、従来の半導体ウェハ2と殆ど変わらなくなるためであり、また、通常は20nm~30nmの厚さのショットキー層58側の表面空乏層に消費されるプレーナドープ層57の位置がゲート金属に近くなればなるほどゲート耐圧は低下するため、15nmが最大と考えられるためである。

【0033】尚、上述した半導体ウェハ3のA1組成や、プレーナドープ層37のSiのドープ量とプレーナドープ層39のSiのドープ量の比、及び半導体ウェハ5のA1組成や、プレーナドープ層55のSiのドープ

量とプレーナドープ層57のSiのドープ量の比は、上記値に限定されるものではない。また、半導体ウェハ3のプレーナドープ層37、39を分離するためのプレーナドープ分離層38や、半導体ウェハ5のプレーナドープ分離層55、57を分離するためのプレーナドープ分離層56は、AlGaAsに限定されるものではなく、例えばGaAsやInGaPでも同様の効果を得ることができる。さらに、半導体ウェハ3のショットキー層40や、半導体ウェハ5のショットキー層58も、AlGaAsに限定されるものではなく、例えばInGaPでも同様の効果を得ることができる。また、半絶縁性基板は半導体基板に置換可能であり、本発明の半導体ウェハをMBE法によって製造することを妨げるものではない。【0034】

【発明の効果】以上述べたように、本発明によれば、プレーナドープ層を含む高電子移動度トランジスタの構造を有したシートキャリア濃度や移動度共に高い半導体ウェハをMOVPE法により製造することができるので、量産性を高めることができ、製造コストを低減することができる。

【図面の簡単な説明】

【図1】本発明の半導体ウェハの実施形態の構造を示す説明図である。

【図2】本発明の半導体ウェハの別の実施形態の構造を 示す説明図である。


【図3】従来の半導体ウェハの構造を示す説明図である。

【図4】従来の半導体ウェハの別の構造を示す説明図である。

【符号の説明】

- 1 半導体ウェハ
- 2 半導体ウェハ
- 3 半導体ウェハ
- 4 半導体ウェハ
- 10 半絶縁基板
- 11 バッファ層
- 12 スペーサ層
- 13 プレーナドープ層
- 14 スペーサ層
- 15 チャネル層
- 16 スペーサ層
- 17 プレーナドープ層
- 18 ショットキー層
- 19 最上層
- 20 半絶縁基板
- 21 バッファ層
- 22 GaAs層
- 23 チャネル層
- 24 スペーサ層25 プレーナドープ層

$!(6)\ 001-210819\ (P2001-21PJL8$



フロントページの続き

Fターム(参考) 5F102 FA00 GB01 GC01 GD01 GJ05 GK05 GL04 GL20 GM00 GM05 GM06 GM07 GM08 GM10 GN05 GQ01 GQ04 GR00 GR07 HC01 HC04